(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-268343

(43)公開日 平成10年(1998)10月9日

(51) Int.Cl. ⁸		識別記号	FΙ		
G 0 2 F	1/136	500	G 0 2 F	1/136	500
	1/1333	5 0 5		1/1333	505


		審査請求	未請求 請求項の数8 OL (全 8 貝)
(21)出願番号	特願平9-69439	(71)出願人	000005049 シャープ株式会社
(22)出願日	平成9年(1997)3月24日	(72)発明者	大阪府大阪市阿倍野区長池町22番22号 山内 哲也 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
		(72)発明者	
		(74)代理人	弁理士 梅田 勝

液晶表示装置およびその製造方法 (54) 【発明の名称】

(57)【要約】 (修正有)

液晶表示装置の大型化、高精細化に伴うゲー 【課題】 ト配線およびゲート電極の段差の平坦化を、実現できる 液晶表示装置およびその製造方法を提供する。

【解決手段】 絶縁性基板1上にレジスト膜2を形成 し、ゲート配線およびゲート電極のパターンのレジスト 膜2を除去する。レジスト膜2のパターンを用いて、ウ ェットエッチングによって絶縁性基板1に溝3を形成 し、レジスト膜2を残したまま金属膜4をスパッタリン グによって堆積し、レジスト膜2を剥離することで金属 膜4をリフトオフして、ゲート配線およびゲート電極5 が絶縁性基板1に埋め込まれた状態とすることで、ゲー ト配線およびゲート電極5の平坦化を行う。 溝3とゲー ト配線およびゲート電極5との間に絶縁性の液状材料を 塗布して焼成し、平坦化膜6を形成し、周知の方法を用 いて、TFTアレイ基板を形成し、対向電極等を形成し た対向基板と貼り合わせ、この基板間に液晶を封入す る。



【特許請求の範囲】

【請求項1】 ゲート配線およびゲート電極が絶縁性基板に設けられた溝内に形成されたTFTアレイ基板と対向基板との間に、液晶が封入されてなる液晶表示装置において、前記ゲート配線およびゲート電極の側部と前記溝の側壁との隙間に、平坦化膜が形成されていることを特徴とする液晶表示装置。

【請求項2】 前記平坦化膜が、前記ゲート配線および ゲート電極の表面並びに前記絶縁性基板の表面を覆って いることを特徴とする請求項1記載の液晶表示装置。

【請求項3】 絶縁性基板にレジスト膜を形成する工程と、ゲート配線およびゲート電極を形成する位置の前記レジスト膜を除去する工程と、前記絶縁性基板をエッチングして前記パターンの溝を形成する工程と、前記絶縁性基板に金属膜を堆積する工程と、前記レジスト膜を剥離することで前記金属膜をリフトオフし、前記ゲート配線およびゲート電極を前記溝内に形成する工程とを有することを特徴とする液晶表示装置の製造方法。

【請求項4】 前記レジスト膜の前記溝周辺の断面形状を逆テーパーとすることを特徴とする請求項3記載の液 20 晶表示装置の製造方法。

【請求項5】 前記レジスト膜の前記溝周辺の断面形状を正テーパーとし、前記ゲート配線およびゲート電極の厚さよりも前記溝を深く形成することを特徴とする請求項3記載の液晶表示装置の製造方法。

【請求項6】 前記溝の一部を前記レジスト膜の下部に 形成することを特徴とする請求項4または5記載の液晶 表示装置の製造方法。

【請求項7】 前記ゲート配線およびゲート電極を前記 構内に形成した後、前記ゲート配線およびゲート電極の 30 側部と前記構の側壁との隙間に、平坦化膜を形成することを特徴とする請求項3乃至請求項6記載の液晶表示装 置の製造方法。

【請求項8】 前記平坦化膜は、前記ゲート配線およびゲート電極の表面並びに前記絶縁性基板の表面を覆うように形成することを特徴とする請求項7記載の液晶表示装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置およ 40 びその製造方法に関するもので、特に薄膜トランジスタ (以下TFTと表記する)を用いたアクティブマトリクス型液晶表示装置およびその製造方法に関するものである。

[0002]

【従来の技術】従来の液晶表示装置のTFTアレイ基板は、図7に示すように、絶縁性基板51上にゲート電極52、ゲート絶縁膜53、半導体層54、保護絶縁膜、 絵素電極、ソース電極55およびドレイン電極56等か ら形成される。尚、図7において、57は不純物半導体50

層、58はソース配線を示している。これらを形成する 工程では、TFTアレイ基板に欠陥を生じることがある ため、欠陥を生じないようにするための様々な努力がな されている。

【0003】TFTアレイ基板に生じる欠陥のひとつに、初期工程で形成するゲート配線およびゲート電極の膜厚により生じる段差により、その上層に形成する層に断線もしくは接触不良を生じるといった欠陥、またはゲート配線およびゲート電極とその上層に形成する層との間にリークを生じるといった欠陥がある。この欠陥に対する基本対策としては、ゲート配線およびゲート電極を形成する際、その断面形状をテーパー加工することにより、ステップカバレッジを改善する方法が用いられている。

【0004】しかしながら、20~60インチといった 超大型TFTアレイ基板では、ゲート配線に低抵抗化が 要求されるため、AlまたはCu等の低抵抗金属材料を 用いた場合であっても、その膜厚は厚くなり、ゲート配線およびゲート電極の断面形状をテーパー加工したとしても、その段差が大きいために後工程でのステップカバレッジはかなり困難となってくる。

【0005】また、ゲート配線およびゲート電極の断面 形状をテーパー加工することにより、同じ断面積で矩形 状のゲート配線およびゲート電極を用いる場合よりも、 閉口率を下げることになる。

【0006】そこで、これらを改善するため、ゲート配線およびゲート電極を形成した後に、ゲート配線およびゲート電極以外の領域にケイ素の酸化膜もしくは窒化膜を形成して平坦化を行う方法、または予め絶縁性基板に設けた溝にゲート配線およびゲート電極を形成する方法等が提案されている。

【0007】これらの方法の例としては、図8(a)に示すように、絶縁性基板51上に金属膜59を堆積し、図8(b)に示すように、金属膜59上にレジスト膜60を形成して、図8(c)に示すように、露光および現像を行って、ゲート配線およびゲート電極のパターンのレジスト膜60を残し、図8(d)に示すように、金属膜59をエッチングして、図8(e)に示すように、ゲート配線およびゲート電極52を形成する。

【0008】そして、図8(f)に示すように、ケイ素化合物系の液状材料をコーティングして焼成し、またはプラズマCVDによってケイ素の酸化膜または窒化膜を形成して、平坦化膜61を形成する。

【0009】そして、図8(g)に示すように、レジスト膜60を形成し、図8(h)に示すように、露光および現像を行って、ゲート配線およびゲート電極52のパターンのレジスト膜60を除去し、図8(i)に示すように、平坦化膜61をエッチングして、図8(j)に示すように、ゲート配線およびゲート電極52の段差をなくして平坦化を行っている。

【0010】別の方法としては、特開平7-10658 4号公報に開示されているように、ゲート配線およびゲ ート電極を形成した後、珪弗化水素酸をSiO:で過飽 和状態にした溶液中に、レジスト膜を剥離する前の基板 を浸漬し、ゲート配線およびゲート電極以外の領域にS iO2を液相成長させて平坦化を行っている。

3

【0011】さらに別の方法としては、特開平6-97 197号公報に開示されているように、絶縁性基板をエ ッチングし、ゲート配線およびゲート電極のパターンの 溝を形成して、金属膜を溝と同程度の厚さに堆積した 後、金属膜をエッチングし、溝内にゲート配線およびゲ ート電極を形成して平坦化を行っている。

[0012]

【発明が解決しようとする課題】しかしながら、図8を 用いて説明した方法では、液晶表示装置の大型化、高精 細化および高開口率化に伴って厚くなるゲート配線およ びゲート電極を十分に平坦化するためには、高価な液状 材料が多量に必要になるという問題点、および1度に厚 い膜厚を形成するとクラックを生じることから、塗布お よび焼成を2回以上行う必要があるという問題点があ る。

【0013】また、通常のTFTアレイ基板の製造工程 に比べて工程数が増加することに加え、通常のTFTア レイ基板の製造工程に用いていない工程と材料とを用い るために、設備投資が必要となるという問題点がある。

【0014】特開平7-106584号公報に開示され ている方法では、通常のTFTアレイ基板の製造工程に 比べて工程数が増加することに加え、通常のTFTアレ イ基板の製造工程に用いていない工程と材料とを用いる ために、設備投資が必要となるという問題点がある。

【0015】特開平6-97197号公報に開示されて いる方法では、通常のTFTアレイ基板の製造工程に比 べて工程数が増加するという問題点がある。

【0016】本発明は、以上のような従来の問題点に鑑 みなされたものであって、液晶表示装置の大型化、高精 細化および高開口率化に伴うゲート配線およびゲート電 極の段差の平坦化を、工程数を増やすことなく、かつ新 しい設備を必要とせずに実現できる液晶表示装置および その製造方法を提供することを目的としている。

[0017]

【課題を解決するための手段】前述した目的を達成する ために、本発明の請求項1記載の液晶表示装置は、ゲー ト配線およびゲート電極が絶縁性基板に設けられた溝内 に形成されたTFTアレイ基板と対向基板との間に、液 晶が封入されてなる液晶表示装置において、前記ゲート 配線およびゲート電極の側部と前記溝の側壁との隙間 に、平坦化膜が形成されていることを特徴としている。

【0018】請求項2記載の液晶表示装置は、請求項1 記載の液晶表示装置において、前記平坦化膜が、前記ゲ ート配線およびゲート電極の表面並びに前記絶縁性基板 50

の表面を覆っていることを特徴としている。

【0019】請求項3記載の液晶表示装置の製造方法 は、絶縁性基板にレジスト膜を形成する工程と、ゲート 配線およびゲート電極を形成する位置の前記レジスト膜 を除去する工程と、前記絶縁性基板をエッチングして前 記パターンの溝を形成する工程と、前記絶縁性基板に金 属膜を堆積する工程と、前記レジスト膜を剥離すること で前記金属膜をリフトオフし、前記ゲート配線およびゲ ート電極を前記溝内に形成する工程とを有することを特 10 徴としている。

【0020】請求項4記載の液晶表示装置の製造方法 は、請求項3記載の液晶表示装置の製造方法において、 前記レジスト膜の前記溝周辺の断面形状を逆テーパーと することを特徴としている。

【0021】請求項5記載の液晶表示装置の製造方法 は、請求項3記載の液晶表示装置の製造方法において、 前記レジスト膜の前記溝周辺の断面形状を正テーパーと し、前記ゲート配線およびゲート電極の厚さよりも前記 溝を深く形成することを特徴としている。

20 【0022】請求項6記載の液晶表示装置の製造方法 は、請求項4または5記載の液晶表示装置の製造方法に おいて、前記溝の一部を前記レジスト膜の下部に形成す ることを特徴としている。

【0023】請求項7記載の液晶表示装置の製造方法 は、請求項3乃至請求項6記載の液晶表示装置の製造方 法において、前記ゲート配線およびゲート電極を前記溝 内に形成した後、前記ゲート配線およびゲート電極の側 部と前記溝の側壁との隙間に、平坦化膜を形成すること を特徴としている。

【0024】請求項8記載の液晶表示装置の製造方法 30 は、請求項7記載の液晶表示装置の製造方法において、 前記平坦化膜は、前記ゲート配線およびゲート電極の表 面並びに前記絶縁性基板の表面を覆うように形成するこ とを特徴としている。

【0025】本発明の液晶表示装置によれば、ゲート配 線およびゲート電極の側部と溝の側壁との隙間に平坦化 膜が形成されていることにより、開口率を下げることな く、少ない工程数でゲート配線およびゲート電極を平坦 化することができ、欠陥の少ない液晶表示装置を得るこ とができる。

【0026】さらに、平坦化膜がゲート配線およびゲー ト電極の表面並びに絶縁性基板の表面を覆っていること により、平坦化膜でゲート絶縁膜を兼ねることができ

【0027】本発明の液晶表示装置の製造方法によれ ば、絶縁性基板にレジスト膜を形成する工程と、ゲート 配線およびゲート電極を形成する位置のレジスト膜を除 去する工程と、絶縁性基板をエッチングして前記パター ンの溝を形成する工程と、絶縁性基板に金属膜を堆積す る工程と、レジスト膜を剥離することで金属膜をリフト

5

オフし、ゲート配線およびゲート電極を構内に形成する 工程とを有することにより、開口率を下げることなく、 少ない工程数でゲート配線およびゲート電極を平坦化す ることができ、欠陥の少ない液晶表示装置を得ることが できる。

【0028】また、レジスト膜の溝周辺の断面形状を逆 テーパーとすることにより、リフトオフを容易に行うこ とができる。

【0029】また、レジスト膜の溝周辺の断面形状を正 テーパーとし、ゲート配線およびゲート電極の厚さより も溝を深く形成することにより、リフトオフを容易に行 うことができる。

【0030】また、溝の一部をレジスト膜の下部に形成することにより、リフトオフをさらに容易に行うことができる。

【0031】さらに、ゲート配線およびゲート電極を溝内に形成した後、ゲート配線およびゲート電極の側部と溝の側壁との隙間に平坦化膜を形成することにより、開口率を下げることなく、少ない工程数でゲート配線およびゲート電極をより一層平坦化することができ、欠陥の少ない液晶表示装置を得ることができる。

【0032】また、平坦化膜はゲート配線およびゲート 電極の表面並びに絶縁性基板の表面を覆うように形成す ることにより、平坦化膜でゲート絶縁膜を兼ねることが できる。

[0033]

【発明の実施の形態】図1乃至図6を用いて、本発明の実施の形態について説明する。図1は本発明に係わる液晶表示装置のTFTアレイ基板のゲート配線およびゲート電極を形成する工程を示す工程図、図2はレジスト膜 30の断面形状を示す断面図、図3はレジスト膜の別の断面形状を示す断面図、図4は本発明に係わる液晶表示装置のTFTアレイ基板の主要部を示す断面図、図5は溝の断面形状を示す断面図、図6は溝の別の断面形状を示す断面図である。

【0034】(実施の形態1)図1(a)に示すように、絶縁性基板1上にレジスト膜2を形成する。本実施の形態では、レジスト膜2の形成は感光性ドライフィルムをラミネートすることにより行う。感光性ドライフィルムの厚さは、ゲート配線およびゲート電極のパターン 40線幅並びにゲート配線およびゲート電極の膜厚によって選択すべきであり、本実施の形態では25μmのものを用いる。

【0035】次に、図1(b)に示すように、露光および現像を行って、ゲート配線およびゲート電極のパターンのレジスト膜2を除去する。そして、図1(c)に示すように、レジスト膜2のパターンを用いて、ウェットエッチングによって絶縁性基板1に溝3を形成する。

【0036】このウェットエッチングは、エッチャントにバッファードフッ酸(フッ酸が4.5wt%)を用

い、25℃で5分間のエッチングを行って、絶縁性基板 1のゲート配線およびゲート電極を形成する位置に、4 50nmの深さの溝3を設ける。このエッチングの際、 絶縁性基板1のTFTを形成する側の裏面に保護シート を貼り付けておくことで、ウェットエッチングによる絶 縁性基板1の裏面へのダメージを抑えることができる。

【0037】次に、図1(d)に示すように、レジスト膜2を残したまま金属膜4をスパッタリングによって堆積し、図1(e)に示すように、レジスト膜2を剥離することで金属膜4をリフトオフし、ゲート配線およびゲート電極5が絶縁性基板1に埋め込まれた状態とすることで、ゲート配線およびゲート電極5の平坦化を行う。

【0038】本実施の形態では、ゲート配線およびゲート電極5となる金属膜4は、TaおよびTaNを450nmの厚さに堆積して形成し、リフトオフは、剥離液(NaOH水溶液5wt%、30℃)に90秒間浸漬することで、レジスト膜2の剥離を行う。

【0039】ここで、レジスト膜2のパターン化の際には、レジスト膜2の溝3周辺の断面形状はゲート配線およびゲート電極5のパターン精度により、正テーパーまたは逆テーパー等を選択する。本実施の形態では、図2に示すように、膜厚の厚いレジスト膜2を形成することで、レジスト膜2の断面形状は逆テーパーとなるようにする。このように、レジスト膜2の断面形状が逆テーパーとなるようにすることで、レジスト膜2の側面部分には金属膜4が堆積されにくくなり、リフトオフを容易に行うことができるようになる。

【0040】さらに、溝3周辺のレジスト膜2下部の絶縁性基板1をエッチングしておくことで、リフトオフを容易に行うことができるようになる。

【0041】また、パターン精度が要求され、レジスト膜2を厚くできない場合には、図3に示すように、断面形状が正テーパーとなるが、このときは、金属膜4の厚みよりも溝3を深く形成し、溝3周辺のレジスト膜2下部の絶縁性基板1をエッチングしておくことで、リフトオフを容易に行うことができるようになる。

【0042】さらに、図1(f)に示すように、溝3と ゲート配線およびゲート電極5との間に生じる空隙をな くすため、カバリング特性の良い絶縁性の液状材料を塗 布して焼成し、平坦化膜6を形成する。

【0043】本実施の形態では、液状材料としてケイ素化合物系である東京応化製のSOG材料(OCD Type-11)を用い、これを2000rpmでスピンコーティングして厚さ200nmの膜を形成した後、80 \mathbb{C} 、150 \mathbb{C} 、200 \mathbb{C} で各1分、400 \mathbb{C} で30分焼成し、SiO2の平坦化膜6を形成する。

【0044】本実施の形態では、平坦化膜6としてSOG材料を用いたが、絶縁膜が形成されればよく、東京応化製のMOF等の焼成型金属酸化膜形成剤または東燃製のポリシラザン等のケイ素化合物系の液状材料でもよ

い。

【0045】そして、図4に示すように、周知の方法を用いて、ゲート配線およびゲート電極5を形成した絶縁性基板1に、ゲート絶縁膜7、半導体層8、ソース電極9、ドレイン電極10、ソース配線11、不純物半導体層12、絵素電極(図示せず)および保護絶縁膜(図示せず)等を形成し、TFTアレイ基板を形成する。

【0046】尚、平坦化膜6を厚く形成したり、平坦化膜6を2回以上の塗布および焼成によって形成すれば、ゲート絶縁膜7は形成しなくてもよく、平坦化膜6でゲ 10 ート絶縁膜7を兼ねることができる。

【0047】そして、対向電極等を形成した対向基板と TFTアレイ基板とを貼り合わせ、この基板間に液晶を 封入して液晶表示装置を得る。

【0048】(実施の形態2)図1(a)に示すように、絶縁性基板1上にレジスト膜2を形成する。本実施の形態では、レジスト膜2の形成は液状レジストをコーティングすることにより行う。実施の形態1と同様に、レジスト膜2の厚さは、ゲート配線およびゲート電極のパターン線幅並びにゲート配線およびゲート電極の膜厚によって選択すべきであり、本実施の形態では3μmとする。

【0049】次に、図1(b)に示すように、露光および現像を行って、ゲート配線およびゲート電極のパターンのレジスト膜2を除去する。そして、図1(c)に示すように、レジスト膜2のパターンを用いて、ドライエッチングによって絶縁性基板1に溝3を形成する。

【0050】このドライエッチングは、パターン精度を必要とする場合、または工程のドライ化を図る場合に有効である。ドライエッチングには、 CF_4 と H_2 との混合 30ガスまたは CHF_3 、 C_2F_6 、 C_3F_8 、 C_4F_8 等のガスを用いる。

【0051】ドライエッチングを行う場合、ドライエッチングの特徴であるパターン精度を出すために異方性のエッチングを行うが、異方性のエッチングのみではリフトオフが困難になるため、図5および図6に示すような溝3の断面形状を形成するために、異方性エッチングを行う前後のいずれかで、等方性エッチングを行う。

【0052】ここで、金属膜4の厚みよりも溝3を深く 形成し、溝3周辺のレジスト膜2下部の絶縁性基板1を 40 エッチングしておくことで、リフトオフを容易に行うこ とができるようになる。

【0053】異方性と等方性とのエッチングの切り替えは、プラズマの放電モードの切り替えによって行う。具体的には、プラズマエッチング(以下PEと表記する)と反応性イオンエッチング(以下RIEと表記する)とを使い分けることになる。

【0054】この放電モードの切り替えは、2台の装置を用いてもよいし、1台の装置でプラズマを発生するための高周波の給電箇所を切り替えてもよい。すなわち、

PEの場合、放電室の対向電極に高周波電力を供給し、 絶縁性基板1はプラズマ中でフローティングな状態に置 く。RIEの場合、放電室内の絶縁性基板1を乗せた電 極に、高周波電力を供給する。そのため、エッチング装 置には、給電構造を2箇所設ければよい。

【0055】また、異方性と等方性とのエッチングの切り替えは、導入するガスを切り替えることでも可能である。

【0056】本実施の形態では、2台の装置でCF、と H_2 との混合ガスを用い、450nmの深さの溝3を形成する。

【0057】次に、図1 (d)に示すように、レジスト膜2を残したまま金属膜4をスパッタリングによって堆積し、図1 (e)に示すように、レジスト膜2を剥離することで金属膜4をリフトオフし、ゲート配線およびゲート電極5が絶縁性基板1に埋め込まれた状態とすることで、ゲート配線およびゲート電極5の平坦化を行う。【0058】本実施の形態では、ゲート配線およびゲート電極5となる金属膜4は、TaおよびTaNを400nmの厚さに堆積して形成し、リフトオフは、剥離液(2ーアミノエタノール、80℃)に350秒間浸することを2回行うことで、レジスト膜2の剥離を行う。【0059】さらに、図1 (f)に示すように、溝3とゲート配線およびゲート電極5との間に生じる空隙をいくすため、カバリング特性の良い高密度プラズマを用いたCVDにより、絶縁性の平坦化膜6を形成する。

【0060】本実施の形態では、カバリング特性を良くするため、プラズマ発生室を処理室から遠隔して配置し、プラズマ発生室に高密度プラズマを発生するために高周波を用いて放電させる。この放電によって形成されるラジカルをガス流により、絶縁性基板 1 表面へ輸送する。ガス流により輸送されたラジカルは、反応室に供給されるシランガスと反応し、 SiO_2 膜を形成する。この反応は、絶縁性基板 1 表面でも起こるため、良好なカバリング特性が得られる。

【0061】本実施の形態では、絶縁性基板1の温度を400℃とし、プラズマ発生に100MHzの周波数を用いて、10kWの電力を投入する。

【0062】本実施の形態では、平坦化膜6を形成するために、高密度プラズマを用いたCVDを用いたが、TEOS(テトラエチルオルソシリケイト)を用いたプラズマCVDによって平坦化膜6を形成しても、カバリング特性のよい平坦化膜6を得ることができる。

【0063】そして、図4に示すように、周知の方法を用いて、ゲート配線およびゲート電極5を形成した絶縁性基板1に、ゲート絶縁膜7、半導体層8、ソース電極9、ドレイン電極10、ソース配線11、不純物半導体層12、絵素電極(図示せず)および保護絶縁膜(図示せず)等を形成し、TFTアレイ基板を形成する。

【0064】尚、平坦化膜6を厚く形成すれば、ゲート

50

絶縁膜7は形成しなくてもよく、平坦化膜6でゲート絶縁膜7を兼ねることができる。

【0065】そして、対向電極等を形成した対向基板と TFTアレイ基板とを貼り合わせ、この基板間に液晶を 封入して液晶表示装置を得る。

【0066】本発明は、実施の形態1および実施の形態2の各工程の組み合わせによっても実現することができる。

【0067】本発明では、レジスト膜2は、感光性ドライフィルムをラミネートする、または液状レジストをコーティングすることで形成したが、レジストのタイプはポジレジストでもネガレジストでもよい。

【0068】また、本発明では、ゲート配線およびゲート電極5として、TaおよびTaNを用いたが、Al、Mo、Ti、Cu等の他の金属、もしくは金属化合物、またはこれらの混合物でもよい。

[0069]

【発明の効果】以上の説明のように、本発明の液晶表示装置によれば、ゲート配線およびゲート電極の側部と溝の側壁との隙間に平坦化膜が形成されていることにより、少ない工程数でゲート配線およびゲート電極を平坦化することができるため、欠陥の少ない液晶表示装置を低コストで得ることができる。特に、20~60インチといった超大型液晶表示装置のように、ゲート配線の低抵抗化の必要性に伴ってゲート配線の膜厚が増加する場合に有効となる。

【0070】さらに、平坦化膜がゲート配線およびゲート電極の表面並びに絶縁性基板の表面を覆っていることにより、平坦化膜でゲート絶縁膜を兼ねることができる。

【0071】本発明の液晶表示装置の製造方法によれば、絶縁性基板にレジスト膜を形成する工程と、ゲート配線およびゲート電極を形成する位置のレジスト膜を除去する工程と、絶縁性基板をエッチングして前記パターンの溝を形成する工程と、絶縁性基板に金属膜を堆積って大フし、ゲート配線およびゲート電極を溝内に形成する工程とを有することにより、少ない工程数でゲート配線およびゲート電極を平坦化することができるため、欠陥の少ない液晶表示装置を低コストで得ることができる。特に、20~60インチといった超大型液晶表示装置のように、ゲート配線の低抵抗化の必要性に伴ってゲート配線の膜厚が増加する場合に有効となる。

【0072】また、レジスト膜の溝周辺の断面形状を逆 テーパーとすることにより、リフトオフを容易に行うこ とができる。

【0073】また、レジスト膜の溝周辺の断面形状を正テーパーとし、ゲート配線およびゲート電極の厚さよりも溝を深く形成することにより、リフトオフを容易に行うことができる。

【0074】また、溝の一部をレジスト膜の下部に形成することにより、リフトオフをさらに容易に行うことができる。

【0075】さらに、ゲート配線およびゲート電極を溝内に形成した後、ゲート配線およびゲート電極の側部と溝の側壁との隙間に平坦化膜を形成することにより、少ない工程数でゲート配線およびゲート電極をより一層平坦化することができるため、より一層欠陥の少ない液晶表示装置を低コストで得ることができる。

【0076】また、平坦化膜はゲート配線およびゲート 電極の表面並びに絶縁性基板の表面を覆うように形成す ることにより、平坦化膜でゲート絶縁膜を兼ねることが できる。

【図面の簡単な説明】

【図1】 (a) \sim (f) は本発明に係わる液晶表示装置のTFTアレイ基板のゲート配線およびゲート電極を形成する工程を示す工程図である。

【図2】レジスト膜の断面形状を示す断面図である。

【図3】レジスト膜の別の断面形状を示す断面図であ20 る。

【図4】本発明に係わる液晶表示装置のTFTアレイ基板の主要部を示す断面図である。

【図5】 溝の断面形状を示す断面図である。

【図6】 溝の別の断面形状を示す断面図である。

【図7】従来の液晶表示装置のTFTアレイ基板の主要部を示す断面図である。

【図8】 (a) \sim (j) は従来の液晶表示装置のTFT アレイ基板のゲート配線およびゲート電極を形成する工程を示す工程図である。

30 【符号の説明】

- 1 絶縁性基板
- 2 レジスト膜
- 3 溝
- 4 金属膜
- 5 ゲート電極(ゲート配線)
- 6 平坦化膜
- 7 ゲート絶縁膜
- 8 半導体層
- 9 ソース電極
- 40 10 ドレイン電極
 - 11 ソース配線
 - 12 不純物半導体層
 - 51 絶縁性基板
 - 52 ゲート電極(ゲート配線)
 - 53 ゲート絶縁膜
 - 5 4 半導体層
 - 55 ソース電極
 - 56 ドレイン電極
 - 57 不純物半導体層

50 58 ソース配線

(7)

特開平10-268343

